![]() |
|||||||||||||||||
![]() |
|||||||||||||||||
|
|||||||||||||||||
| visionTRACE A família vision Trace de Wind River fornece soluções para obter “traces”, de baixo custo que permitem reconstruir a execução do software. Estas soluções utilizam informação atribuída pela CPU durante a execução, que inclui acessos a código e dados desde as “caches” internas ou desde a memória externa. A quantidade e o tipo de informação são em função das capacidades previstas na própria CPU. Por exemplo o IBM 405 e o MIPS EJTAG 1.5.3 e 2.5 fornecem informação relativa à execução de código. As CPU ColdFire de Motorola incluem ainda informação relativa ao acesso a dados, com o qual se pode “traçar a modificação das variáveis além da execução de código. As capacidades Nexus de Motorola, na família MPC56X, vão ainda mais além das da família ColdFire, permitindo também a monitorização em tempo real das modificações dos dados através da “interface” Nexus READI. Em qualquer caso a informação fornecida pela CPU não será afectada pela habilitação das “caches” de dados e instruções. Utilizando esta função visionTRACE é capaz de descrever com precisão a sequencia do código que esta a ser executado na CPU, mesmo em situações onde a CPU acede ao código e aos dados desde as “caches” internas sem originar nenhum ciclo externo de “bus”. As funções do visionTRACE são uma extensão escalável do visionICE II. Fornecem controle de execução e “trace” da execução através de uma conexão ao “target” simplificada, dependendo do processador. Os processadores ColdFire de Motorola utilizam um único conector de 26 pines que conjuga o controle de execução e a informação da “trace”. A IBM define dois métodos de conexão: 1) um único Mictor de 38 pines que conjuga o controle de execução e a “trace” e 2) dois conectores separados, um de 16 pines para a conexão de controle de execução e outro de 20 pines para a conexão da “trace”. No caso dos PowerPC de Motorola Nexus Class III, a “trace” está suportada com duas possíveis configurações diferentes, 1) conexão de 40 pines e 2) conexão de 50 pines. Arquitecturas de processadores “target” suportados:
|
|||||||||||||||||
|
|||||||||||||||||